



Unsichere Systeme trotz fehlerfreier Software?

Wie Hardware die Sicherheit von Software untergräbt

Michael Schwarz (@misc0110)

21.10.2021

CISPA Helmholtz-Zentrum für Informationssicherheit



Michael Schwarz

Faculty @ CISPA

Fokus auf Seitenkanal Angriffe

 @misc0110

 michael.schwarz@cispa.de



- Aktuell: Ursachen im Kern oft nicht verstanden
- Ziel: Gesamte Klasse von Angriffen verhindern
 - Kernursachen erforschen und verstehen
 - Grundlagenforschung mit anwendungsorientierter Forschung
 - Wissenschaftliche Exzellenz als Erfolgskriterium
 - Kaderschmiede für die nächste Generation



Vertrauenswürdige
Informationsverarbeitung



Zuverlässige
Sicherheitsgarantien




Erkennungs- und
Verteidigungsmechanismen
für Bedrohungen



Sichere Mobile und
Autonome Systeme




Empirische und
Verhaltensorientierte
Sicherheit





CSRankings: Computer Science Rankings

CSRankings is a metrics-based ranking of top computer science institutions around the world. Click on a triangle (▶) to expand areas or institutions. Click on a name to go to a faculty member's home page. Click on a chart icon (the  after a name or institution) to see the distribution of their publication areas as a [bar chart](#). Click on a Google Scholar icon (S) to see publications, and click on the DBLP logo (DBLP) to go to a DBLP entry.
Applying to grad school? [Read this first](#).

Rank institutions in by publications from to


















All Areas [\[off | on\]](#)

AI [\[off | on\]](#)


- ▶ Artificial intelligence
- ▶ Computer vision
- ▶ Machine learning & data mining
- ▶ Natural language processing
- ▶ The Web & information retrieval

Systems [\[off | on\]](#)

- ▶ Computer architecture
- ▶ Computer networks
- ▶ Computer security

#	Institution	Count	Faculty
1	▶ CISPA Helmholtz Center  	48.6	19
2	▶ Georgia Institute of Technology  	41.0	19
3	▶ Carnegie Mellon University  	35.7	21
4	▶ Univ. of Illinois at Urbana-Champaign  	31.3	21
5	▶ Purdue University  	30.8	14
6	▶ Cornell University  	29.7	14
7	▶ Northeastern University  	29.2	18
8	▶ ETH Zurich  	27.5	11
9	▶ Pennsylvania State University  	27.1	15

- Fehlerfreie Software bedeutet **nicht sichere** Systeme
- Hardware kann Geheimnisse preisgeben
- Unbeabsichtigt durch Seiteneffekte



Stromverbrauch



Auführungszeit




CPU Caches



Seitenkanäle



- Unbeabsichtigte Information über (geheime) Daten
- Verraten **Metadaten** über die Geheimnisse
- **Seitenkanalangriff**: Geheimnisse aus den Metadaten schließen



- Menschen **verraten** Seitenkanalinformationen
 - Gesichtsausdruck, Mikromimik
 - Gestik, Haltung
 - Atmung, Schwitzen
 - Artikulierung, Tonlage
- **Intuitiv** wahrnehmbar



11 or 12 or 13 or 14 or 15 or 16 or 17 f
21 w 22 s 23 v 24 u 25 m 26 f 27 g
1 f 32 i 33 u 34 j 35 k 36 l 37 m
41 w 42 o 43 s 44 p 45 q 46 x 47 f


$$\frac{2}{3} + \frac{3}{4} =$$

$$26743:8 =$$

$$12986 \times 3 =$$

54 p 55 s 56 f 57 k







- Seitenkanäle gibt es auch in **Software**
- Können auch für **Attacken** ausgenutzt werden
- Statt **Geräusche** misst man meistens **Zeitunterschiede**




- Seitenkanäle nutzen **keine Fehler** aus
 - Für diese Angriffe: **fehlerfreie** Software und Hardware
 - Verwenden nur **Seiteneffekte** von Software oder Hardware
- Fehlerfreie Software bedeutet **nicht** sichere Software


- Trivialer Ansatz:
 - Ziffer für Ziffer vergleichen
 - Sobald sich eine Ziffer unterscheidet, wird der Vergleich abgebrochen




- Trivialer Ansatz:
 - Ziffer für Ziffer vergleichen
 - Sobald sich eine Ziffer unterscheidet, wird der Vergleich abgebrochen



- Trivialer Ansatz:
 - Ziffer für Ziffer vergleichen
 - Sobald sich eine Ziffer unterscheidet, wird der Vergleich abgebrochen




- Trivialer Ansatz:
 - Ziffer für Ziffer vergleichen
 - Sobald sich eine Ziffer unterscheidet, wird der Vergleich abgebrochen




Beispiel: PIN Vergleich


- Trivialer Ansatz:
 - Ziffer für Ziffer vergleichen
 - Sobald sich eine Ziffer unterscheidet, wird der Vergleich abgebrochen




- Trivialer Ansatz:
 - Ziffer für Ziffer vergleichen
 - Sobald sich eine Ziffer unterscheidet, wird der Vergleich abgebrochen



- Trivialer Ansatz:
 - Ziffer für Ziffer vergleichen
 - Sobald sich eine Ziffer unterscheidet, wird der Vergleich abgebrochen



- Trivialer Ansatz:
 - Ziffer für Ziffer vergleichen
 - Sobald sich eine Ziffer unterscheidet, wird der Vergleich abgebrochen





- Messung der **Ausführungszeit** für verschiedene PINs

PIN Zeit




- Messung der **Ausführungszeit** für verschiedene PINs

PIN	Zeit
0000	





- Messung der **Ausführungszeit** für verschiedene PINs

PIN	Zeit
0000	
1000	





- Messung der **Ausführungszeit** für verschiedene PINs

PIN	Zeit
0000	
1000	
2000	





- Messung der **Ausführungszeit** für verschiedene PINs

PIN	Zeit
0000	
1000	
2000	
3000	

- Messung der **Ausführungszeit** für verschiedene PINs





PIN	Zeit
0000	
1000	
2000	
3000	
...	...

- Messung der **Ausführungszeit** für verschiedene PINs

PIN	Zeit
0000	
1000	
2000	
3000	
...	...

- Bei **korrekter** Ziffer wird die nächste Ziffer überprüft → **längere** Ausführungszeit

- Messung der **Ausführungszeit** für verschiedene PINs

PIN	Zeit
0000	
1000	
2000	
3000	
...	...

- Bei **korrekter** Ziffer wird die nächste Ziffer überprüft → **längere** Ausführungszeit
- Maximal 10 Versuche um die erste Stelle herauszufinden



- Messung der Ausführungszeit für verschiedene PINs

PIN Zeit




- Messung der Ausführungszeit für verschiedene PINs

PIN	Zeit
1000	


- Messung der Ausführungszeit für verschiedene PINs

PIN	Zeit
1000	
1100	


- Messung der Ausführungszeit für verschiedene PINs

PIN	Zeit
1000	
1100	
1200	





- Messung der Ausführungszeit für verschiedene PINs



- Messung der Ausführungszeit für verschiedene PINs







- Messung der Ausführungszeit für verschiedene PINs

PIN	Zeit
1000	
1100	
1200	
1300	
...	...

- Für jede Ziffer wiederholen

- Messung der Ausführungszeit für verschiedene PINs

PIN	Zeit
1000	
1100	
1200	
1300	
...	...

- Für jede Ziffer wiederholen
- **Längste** Ausführungszeit verrät die Ziffer



- Für jede Ziffer maximal 10 Messungen



- Für jede Ziffer maximal 10 Messungen
- Bei 4 Stellen: 40 Versuche um PIN zu erraten



- Für jede Ziffer maximal 10 Messungen
- Bei 4 Stellen: 40 Versuche um PIN zu erraten
- Vergleich zu probieren: 10 000 Möglichkeiten



- Für jede Ziffer maximal 10 Messungen
- Bei 4 Stellen: 40 Versuche um PIN zu erraten
- Vergleich zu probieren: 10 000 Möglichkeiten
- Seitenkanal reduziert Anzahl Versuche um **Faktor 250**

Mikroarchitekturelle Seitenkanäle








- Mikroarchitektur beschreibt die **interne** Art wie CPUs arbeiten
- Nicht sichtbar für Benutzer oder Programmierer
- Ist größtenteils **nicht dokumentiert** und kann nicht direkt beobachtet werden


Beispiel: Daten im Speicher (Architektur)

```
val i = 42;  
print i;  
print i;
```




Beispiel: Daten im Speicher (Architektur)

```
val i = 42;  
print i;  
print i;
```




Beispiel: Daten im Speicher (Architektur)

```
val i = 42;  
print i;  
print i;
```




Beispiel: Daten im Speicher (Architektur)

```
val i = 42;  
print i;  
print i;
```




Beispiel: Daten im Speicher (Architektur)



```
val i = 42;  
print i;  
print i;
```



Beispiel: Daten im Speicher (Mikroarchitektur vereinfacht)





```
print i;  
print i;
```




```
print i;  
print i;
```

Cache miss




```
print i;  
print i;
```

Cache miss




Request




```
print i;  
print i;
```


Cache miss





Request


Response




















SPECTRE

Spekulative Ausführung



- Programme beinhalten oft Entscheidungen (if)
 - Sind nicht immer sofort entscheidbar
- Entscheidung benötigt eventuell Werte aus dem Speicher
- Wartezeit verkürzen → Ergebnis vorhersagen

if <Wert zugreifbar>




if <Wert zugreifbar>


true




if <Wert zugreifbar>





if <Wert zugreifbar>





if <Wert zugreifbar>



















PIZZA


SPECIAL RECIPES




Prosciutto




Funghi



Diavolo



Diavolo



Diavolo



Diavolo

»A table for 6 please«





Speculative Cooking



»A table for 6 please«





PIZZA

SPECIAL RECIPES



PIZZA

SPECIAL RECIPES

Pizza








Spectre-PHT (aka Spectre Variant 1)

`index = 0`

Shared Memory

	A	B
C	D	E
F	G	H
I	J	K
L	M	N
O	P	Q
R	S	T
U	V	W
X	Y	Z

```
if (index < 4)
  then
    glyph[data[index]]
  else
    {}
```



Memory



D	data[0]
A	data[1]
T	data[2]
A	data[3]
K	
E	
Y	
...	

Spectre-PHT (aka Spectre Variant 1)

index = 0

Shared Memory

	A	B
C	D	E
F	G	H
I	J	K
L	M	N
O	P	Q
R	S	T
U	V	W
X	Y	Z



Memory


D	data[0]
A	data[1]
T	data[2]
A	data[3]
K	
E	
Y	
...	

Spectre-PHT (aka Spectre Variant 1)


index = 0

Shared Memory


	A	B
C	D	E
F	G	H
I	J	K
L	M	N
O	P	Q
R	S	T
U	V	W
X	Y	Z



Spectre-PHT (aka Spectre Variant 1)



Spectre-PHT (aka Spectre Variant 1)




Spectre-PHT (aka Spectre Variant 1)

`index = 1`

Shared Memory

	A	B
C	D	E
F	G	H
I	J	K
L	M	N
O	P	Q
R	S	T
U	V	W
X	Y	Z

```
if (index < 4)
  then glyph[data[index]]
  else {}
```



Memory



D	data[0]
A	data[1]
T	data[2]
A	data[3]
K	
E	
Y	
...	

Spectre-PHT (aka Spectre Variant 1)

index = 1

Shared Memory

	A	B
C	D	E
F	G	H
I	J	K
L	M	N
O	P	Q
R	S	T
U	V	W
X	Y	Z



Memory


D	data[0]
A	data[1]
T	data[2]
A	data[3]
K	
E	
Y	
...	

Spectre-PHT (aka Spectre Variant 1)


index = 1

Shared Memory


	A	B
C	D	E
F	G	H
I	J	K
L	M	N
O	P	Q
R	S	T
U	V	W
X	Y	Z



Spectre-PHT (aka Spectre Variant 1)



Spectre-PHT (aka Spectre Variant 1)





Spectre-PHT (aka Spectre Variant 1)

index = 1

Shared Memory

	A	B
C	D	E
F	G	H
I	J	K
L	M	N
O	P	Q
R	S	T
U	V	W
X	Y	Z



Memory


D	data[0]
A	data[1]
T	data[2]
A	data[3]
K	
E	
Y	
...	

Spectre-PHT (aka Spectre Variant 1)

`index = 2`


Shared Memory

	A	B
C	D	E
F	G	H
I	J	K
L	M	N
O	P	Q
R	S	T
U	V	W
X	Y	Z



Memory

D	data[0]
A	data[1]
T	data[2]
A	data[3]
K	
E	
Y	
...	




Spectre-PHT (aka Spectre Variant 1)


index = 2

Shared Memory


	A	B
C	D	E
F	G	H
I	J	K
L	M	N
O	P	Q
R	S	T
U	V	W
X	Y	Z



Spectre-PHT (aka Spectre Variant 1)



Spectre-PHT (aka Spectre Variant 1)





Spectre-PHT (aka Spectre Variant 1)

index = 2

Shared Memory

	A	B
C	D	E
F	G	H
I	J	K
L	M	N
O	P	Q
R	S	T
U	V	W
X	Y	Z



Memory



D	data[0]
A	data[1]
T	data[2]
A	data[3]
K	
E	
Y	
...	

Spectre-PHT (aka Spectre Variant 1)

`index = 3`

Shared Memory

	A	B
C	D	E
F	G	H
I	J	K
L	M	N
O	P	Q
R	S	T
U	V	W
X	Y	Z



Memory


D	data[0]
A	data[1]
T	data[2]
A	data[3]
K	
E	
Y	
...	

Spectre-PHT (aka Spectre Variant 1)


index = 3

Shared Memory


	A	B
C	D	E
F	G	H
I	J	K
L	M	N
O	P	Q
R	S	T
U	V	W
X	Y	Z



Spectre-PHT (aka Spectre Variant 1)



Spectre-PHT (aka Spectre Variant 1)





Spectre-PHT (aka Spectre Variant 1)

index = 3

Shared Memory

	A	B
C	D	E
F	G	H
I	J	K
L	M	N
O	P	Q
R	S	T
U	V	W
X	Y	Z



Memory


D	data[0]
A	data[1]
T	data[2]
A	data[3]
K	
E	
Y	
...	

Spectre-PHT (aka Spectre Variant 1)

`index = 4`


Shared Memory

	A	B
C	D	E
F	G	H
I	J	K
L	M	N
O	P	Q
R	S	T
U	V	W
X	Y	Z



Memory

D	data[0]
A	data[1]
T	data[2]
A	data[3]
K	
E	
Y	
...	




Spectre-PHT (aka Spectre Variant 1)

index = 4


Shared Memory

	A	B
C	D	E
F	G	H
I	J	K
L	M	N
O	P	Q
R	S	T
U	V	W
X	Y	Z




Memory


D	data[0]
A	data[1]
T	data[2]
A	data[3]
K	
E	
Y	
...	



Spectre-PHT (aka Spectre Variant 1)



Spectre-PHT (aka Spectre Variant 1)





Spectre-PHT (aka Spectre Variant 1)

index = 4

Shared Memory


	A	B
C	D	E
F	G	H
I	J	K
L	M	N
O	P	Q
R	S	T
U	V	W
X	Y	Z



Memory


D	data[0]
A	data[1]
T	data[2]
A	data[3]
K	
E	
Y	
...	


operation #n





operation #n


prediction


















Transient
cause?













- Spekulative Ausführung entfernen
- Extremer Performanceverlust
- Caches entfernen
- Performanceverlust von Faktor 100
- Zeitmessung aus der CPU entfernen
- Kann man sich selbst bauen



- CPU führt **transparent** Code aus und **optimiert**
- Funktioniert für **eine** Sicherheitsdomäne
- Heute: verschiedene **Benutzer** und **Sicherheitsdomänen**
 - Hypervisor, Betriebssystem, (Browser) Sandbox, Trusted Execution Environment, ...
- CPU macht **keine Unterscheidung** in der Mikroarchitektur



- Sichere Optimierungen durch **Kontext**
- Software **kommuniziert Meta-Information** mit Hardware
- Erste Ideen bereits im **Einsatz**: Core Scheduling
- Weitere Ergebnis in zukünftigen Prozessoren:
 - Sichere **Cachearchitekturen**
 - **Nicht-spekulierbarer** Speicher für **sensible** Daten



- Katz und Maus Spiel von Angriffen und Lösungen?
 - Nicht wenn wir **Klassen** von Problemen **lösen**
- **Spirale** statt ewiger Kreis
- **Angriffe** wird es **immer** geben...
 - ...aber Systeme werden **insgesamt sicherer**



- Software **Seitenkanäle** gibt es seit **vielen Jahren**
- Waren nie “interessant”
- Erst als wir gezeigt haben, dass man damit **Daten lesen** kann
(→ Meltdown, Spectre)
- **Optimierungen** führen neue Seitenkanäle ein



Die Entdeckung gibt uns die Chance

- neue **Prozessorarchitekturen** zu entwickeln
- mehr an Sicherheit zu denken
- **Kompromisse** zwischen Sicherheit und Performance zu finden



- Seitenkanal-Angriffe wurden zu **lange unterschätzt**
 - Grundlegende Konzepte gibt es schon lange (Zeitmessung)
- Es wird zu **wenig Wert auf Sicherheit** gelegt
 - Wir brauchen mehr Fokus auf Sicherheit
 - Performance darf nicht mehr das einzige Kriterium bei Prozessoren sein
- Noch **viel Forschung** notwendig



Unsichere Systeme trotz fehlerfreier Software?

Wie Hardware die Sicherheit von Software untergräbt

Michael Schwarz (@misc0110)

21.10.2021

CISPA Helmholtz-Zentrum für Informationssicherheit